

# 酸化膜／炭化珪素半導体界面の窒素による界面準位密度低減のメカニズム解明

A study on reduction mechanism of interface state density using nitridation of oxide/SiC semiconductor interface

プロジェクト代表者：土方泰斗 (理工学研究科・准教授)

英語表記 Hijikata, Yasuto (Graduate school of science and engineering / Associate professor)

## 1 はじめに

IV族半導体である炭化珪素(SiC)は、熱酸化により表面にSi酸化膜が形成され、MOS構造を形成できることがデバイス応用上の大きな利点となっている。一方、SiCはSiに比べてバンドギャップ、飽和ドリフト速度、絶縁破壊電界、熱伝導度が大きいことから、半導体の物性値により決まる素子仕様でSi素子の限界を超えることが予測されている。例えば、ドリフト層の特性で決まるユニポーラデバイスのオン抵抗は、同じ耐圧で比較するとSiCのそれはSiの1/300程度になることが予測される。しかし、実際に開発されているSiC MOSFETのオン抵抗は、Siの限界は下回っているが、物性値から予測される値にはほど遠い。この原因として、SiC MOSFETのチャンネル移動度がSi MOSFETに比べて小さいことが挙げられており、それは酸化膜/SiC界面における界面準位密度が高いことに起因していると考えられている[1]。従って、SiC MOS界面特性の改善は、SiC MOSデバイスの実用化における最重要課題となっている。

近年のSiC MOSFETの精力的な研究開発により、様々な酸化方法や酸化後処理、あるいは面方位の提案がなされており、そのいくつかで大幅なチャンネル移動度の向上が達成されている。それらの中でも、NOまたはN<sub>2</sub>Oによる酸化もしくはアニーリングを行って界面層を窒化する手法が有効であると報告されている[2]。また、界面窒化の別の手法として、酸化前のSiC層に高濃度の窒素イオンを注入する方法が提案され、極めて低い界面準位密度が達成された[3]。しかし、Ciobanuらによると[3]、界面準位密度はSiC/酸化膜界面における窒素濃度と、酸化により消費されたSiC層に含まれていた総窒素量(酸化膜内蔵窒素量)の両方に依存するが、酸化膜内蔵窒素量の増加に伴い負方向に大きなフラットバンド・シフトを生じてしまうことを報告している。本プロジェクトにおいて我々は、SiC結晶がアモルファス化するような高い濃度の窒素をイオン注入し、さらに酸化方法を従来のドライ酸化からウェット酸化に変えることで、界面準位密度の更なる低減化と大きなフラットバンド・シフトの抑制を目指した。本手法によりn型およびp型MOSキャパシタを作製し[4,5]、バンドギャップ内全体の界面準位密度を測定し、界面における窒素の役割について検討したので報告する。

## 2 実験と結果

4H-SiC(0001)Si面上エピ膜(オフ角8°、n型:1×10<sup>16</sup> cm<sup>-3</sup>、p型:2×10<sup>15</sup> cm<sup>-3</sup>)を、ウェット酸素雰囲気中において1100℃で酸化させ、膜厚約60nmの酸化膜を形成しMOSキャパシタを作製した。次に示す4種類の試料を、n及びp型両方に対して作製した:1.SiC/酸化膜界面に低濃度窒素・酸化前のSiC層にア




図1. C-V特性

モルファス層含まず(No impla.)、2. 同界面に高濃度窒素・同層にアモルファス層含まず(HighN<sub>int</sub>)、3. 同界面に低濃度窒素・同層にアモルファス層含む(a-SiC)、4. 同界面に高濃度窒素・同層にアモルファス層含む(HighN<sub>int</sub>+a-SiC)。高周波及び準静特性 C-V カーブをそれぞれ、周波数 100 kHz、ゲート電圧掃引




図 2. 界面準位密度

速度 0.01 V/s にて同時に測定した。界面準位密度( $D_{it}$ )は Hi-Lo 法により算出した。

図 1.は、全ての試料に対する高周波 C-Vカーブを示す。 $n$ 型試料に対する C-Vカーブから、酸化膜内蔵窒素量が大きいにもかかわらず、ウェット酸化を用いることで、フラットバンド電圧は正電圧の範囲に抑えられていることがわかる。また、SiC/酸化膜界面における高濃度窒素イオン注入層(N<sub>int</sub>層)の有無で比較すると、 $n$ 型の場合は負方向のフラットバンド電圧シフトが小さいが、 $p$ 型の場合それが大きくなることがわかる。これより、 $p$ 型で見られる大きな負方向シフトは、酸化膜固定電荷によるものではなく、主に遅い捕獲準位(Slow trap)に起因することがわかった。図 2.は、全ての試料に対する  $D_{it}$  分布を示す。SiC/酸化膜界面にイオン注入された高濃度窒素により、伝導帯端近傍では  $D_{it}$  は低くなるが、その一方で価電子帯端付近では高くなることがわかった。また、アモルファス(a-SiC)層の有無で比較すると、フラットバンド電圧・ $D_{it}$  共にさほど影響されないことがわかる。従い、本手法はドライ酸化と異なり、SiC/酸化膜界面における窒素イオン注入濃度のみに電気的特性が依存することがわかった。また、a-SiC 層における高速酸化(酸化速度は Si とほぼ同じ)を用いることで、電気的特性を変えずに MOS 作製時間を大幅に短縮できることがわかった。

### 3 まとめ

酸化前処理として SiC 基板に窒素をイオン注入する手法を提案し、特に MOSFET のチャネル移動度を下げると言われている伝導帯付近の界面準位密度の低減化に成功した。また、酸化方法としてウェット酸化を採用することで、酸化膜固定電荷も抑制することができた。今回の実験を通じて、本手法は酸化膜界面における窒素のみが界面準位密度の低減化に有効であり、酸化膜内に取り込まれた窒素はウェット酸化中に不活性化されることがわかった。本研究は、日本学術振興会「特定国研究者派遣事業」の支援により、CNR-IMM(イタリア・ボローニャ)において行われた。

### 参考文献

- [1] V. V. Afnas'ev and A. Stesmans, Appl. Phys. Lett. **71**, 3844 (1997).
- [2] K. McDonald *et al.*, J. Appl. Phys. **93**, 2257 (2003).
- [3] F. Ciobanu *et al.*, Mater. Sci. Forum, **527-529**, 991 (2006).
- [4] A. Poggi, F. Moscatelli, Y. Hijikata, S. Solmi, M. Sanmartin, F. Tamarri and R. Nipoti, Mater. Sci. Forum **556-557**, 423 (2007).
- [5] Y. Hijikata, S. Yoshida, F. Moscatelli, A. Poggi, S. Solmi, S. Cristiani and R. Nipoti, Mater. Sci. Forum **556-557**, 651 (2007).