

論 文

ディジタル信号処理 TAN 形式 2 次 DPLL と N 相 PSK および 16QAM 用同期復調回路への適用

正員 萩原 将文[†] 正員 中川 正雄[†] 正員 長谷川孝明^{††}

Second-Order Tangent Type DPLL Using Digital Signal Processing and Its Extensions to N-Ary PSK and 16QAM Coherent Demodulation Circuits

Masafumi HAGIWARA[†], Masao NAKAGAWA[†] and Takaaki HASEGAWA^{††},
Members

あらまし 位相比較特性が広く線形であり、位相比較器が減算形式であるため高周波成分の発生がなく、入力段に A G C 回路が不要である、などの数多くの特長を持つ D S P 形式 D P L L (以下、TAN-D P L L と略す) が提案され、その 1 次ループのみに関して検討がなされている。一般的に 2 次ループは、定常位相誤差、雑音特性などの点で 1 次ループを大きく上回っているが、2 次 TAN-D P L L に関する検討は今までに全くなされていなかった。そこで本論文では、より実用性の高い 2 次 TAN-D P L L に関する詳細な検討を行う。更に N 相 P S K、ならびに 16 値 Q A M 信号の同期検波回路へ本方式を適用する。これらの回路は従来の回路とは異なり、すべてディジタル信号処理方式による構成であるので回路は非常に簡単であり、位相比較特性を自由に設定できるため受信側での識別情報が不要となり P L L のループ内に遅延が挿入されず、更に識別誤りによる特性劣化がないという特長を持っている。

1. まえがき

L S I 技術、ディジタル技術の発展に伴い、回路の小型化、高安定化、および無調整化のため、数々のディジタル位相同期ループ (D P L L) が提案されている^{(1)～(6)}。中でも、マイクロプロセッサとソフトウェアによって構成されるディジタル信号処理 (D S P) 形式 D P L L は、次のような多くの特長を持っている。

- 1) 時分割多重により、一つのマイクロプロセッサで複数の D P L L を構成できる。
- 2) 特性の設定変更が非常に容易である。
- 3) 回路の調整が不要である。
- 4) L S I 化に適している。

D S P 形式 D P L L は、1972 年に電電公社 (現 N T T) の青山氏によって最初に提案された⁽²⁾。なおその位相比較器はアナログ P L L と同じ乗算形式であ

った。その後、L S I 技術の急速な進歩と共に、F M 復調器への応用⁽³⁾、位相比較器を減算形式とした $-\pi$ から π の範囲で位相比較特性が線形である新しい D S P 形式 D P L L の提案^{(4), (5)}、その線形な位相比較特性の拡大⁽⁶⁾、衛星通信への適用⁽⁷⁾、MSK 復調器への応用⁽⁸⁾などの研究が活発になされてきた。

本論文では、位相比較特性が広く線形であり、位相比較器が減算形式であるため高周波成分の発生がなく、入力段に A G C 回路が不要である、などの数多くの特長を持つ文献^{(4)～(6)}の D S P 形式 1 次 D P L L (以下、TAN-D P L L と略す) の、より実用的な 2 次ループに関する詳細な検討を行う。更に、N 相 P S K、ならびに 16 値 Q A M 信号の同期検波回路へ本方式を適用する。

一般的に 2 次ループは、定常位相誤差、雑音特性などの点で 1 次ループを大きく上回っている。ところが 2 次ループに関する検討は今までに全くなされていなかったので、ここで実用性の面からも重要な 2 次 TAN-D P L L の検討を行うものである。

なお 16 Q A M 変調方式^{(9)～(13)}は、周波数利用効率の面で、近年、特に注目されている変調方式である。

[†]慶應義塾大学理工学部電気工学科、横浜市
Faculty of Science and Technology, Keio University,
Yokohama-shi, 223 Japan

^{††}埼玉大学工学部電気工学科、浦和市
Faculty of Engineering, Saitama University, Urawa-shi,
338 Japan

その同期検波回路については従来より、4相PSK用回路の直接的適用^{(9),(10)}、4PSK用と同一原理の適用⁽¹¹⁾、および16QAM波から4相PSK信号相当の位相成分だけを選択し、この信号だけでPLLを構成する方法^{(12),(13)}、などがあった。しかしこれらは、アナログ回路を含んでいたり、受信側での識別情報が必要であったり、識別に要する1シンボルの遅延によるループ特性の劣化があつたり、また、識別誤りがあると更に特性が劣化するといった欠点を有していた。その上、回路も非常に複雑であった。本論文で提案するTan-DPLLを用いた16QAM用同期検波回路は、すべてディジタル信号処理方式による構成であるので回路は非常に簡単であり、位相比較特性を自由に設定できるため受信側での識別情報が不要となりPLLのループ内に遅延が挿入されず、更に識別誤りによる特性劣化がないという特長を持っている。

本論文ではまず、2でディジタル信号処理方式を用いた2次Tan-DPLLの構成について述べた後、3で線形差分方程式による解析を行い、安定性、アナログPLLとの比較に関する検討を行う。4では、計算機シミュレーションにより、2次Tan-DPLLの特性を明らかにすると共に、位相比較器が乗算形式である従来型DSP形式DPLL^{(2),(3)}との特性比較も行う。5では、Tan-DPLLの適用例として、N相PSK、ならびに16QAM用同期検波回路の原理と構成について述べる。

2 ディジタル信号処理形式2次DPLLの構成

本章では、ディジタル信号処理方式を用いた2次Tan

-DPLLの構成について簡単に説明する。

ディジタル信号処理方式を用いた2次Tan-DPLLの構成を図1に示す。

図1において入力信号を、

$$x(t) = \sqrt{2P} \sin [2\pi f_0 t + \theta(t)] + n(t) \quad (1)$$

$$\theta(t) = 2\pi(f_i - f_0)t + \theta_0 \quad (2)$$

とする。ここで、Pは入力信号電力、 f_0 はデジタルVCOの中心周波数、 $n(t)$ はガウス雑音、 f_i は入力周波数、 θ_0 は初期位相誤差である。

$x(t)$ の一方は 90° 移相され、

$$y(t) = \sqrt{2P} \cos [2\pi f_0 t + \theta(t)] + n'(t) \quad (3)$$

となる。ここで、 $n'(t)$ は 90° 移相されたガウス雑音 $n(t)$ である。

$x(t)$ 、 $y(t)$ はそれぞれ標本・量子化され、kサンプリング点での値はそれぞれ、

$$x(k) = \sqrt{2P} \sin [2\pi f_0 t(k) + \theta(k)] + n(k) \quad (4)$$

$$y(k) = \sqrt{2P} \cos [2\pi f_0 t(k) + \theta(k)] + n'(k) \quad (5)$$

となる。ここで $\theta(k) = \theta\{t(k)\}$ 、 $n(k) = n\{t(k)\}$ 、 $n'(k) = n'\{t(k)\}$ である。

入力信号の位相成分は、ROMなどにより構成される \tan^{-1} 回路により、

$$\alpha(k) = \tan^{-1} \left(\frac{x(k)}{y(k)} \right) = [2\pi f_0 t(k) + \theta(k) + \eta(k)] \bmod 2\pi \quad (6)$$

と求まる。ここで、 $\eta(k)$ は入力雑音による位相擾乱成分、 $x \bmod 2\pi$ は x を 2π で割った余りを表す。 $\alpha(k)$ の範囲は、 $x(k)$ 、 $y(k)$ の符号が既知なので、 $[0, 2\pi]$ である。

位相比較器では、式(6)によって求まる入力位相 $\alpha(k)$ と、デジタルVCO出力位相 $\phi(k)$ との比較が減算に




図1 2次Tan-DPLLの構成
Fig.1 Block diagram of the second-order Tan-DPLL.

よって行われ、位相比較出力、

$$\phi(k) = \alpha(k) - \phi(k) \quad (7)$$

を出力する。

$\phi(k)$ は、mod $[-\pi, \pi]$ 回路を通り、その範囲は $[-\pi, \pi]$ となる。従って位相比較特性も $[-\pi, \pi]$ の範囲で線形になる。

このように Tan-DPLL は、位相比較特性が 2π の範囲で線形なのでひずみ成分は発生せず、更に位相比較器が減算形式なので高周波成分も発生しないという特長を持っている。

3 線形化解析

本章では、定常位相誤差を 0 にするため完全積分形のループ・フィルタを用いた 2 次 Tan-DPLL について、差分方程式による解析を行い、安定性、アナログ PPLL との比較に関する検討を行う。

3.1 伝達関数

デジタルフィルタを完全積分型とすると、その伝達関数 $D(z)$ は、

$$D(z) = G_1 + \frac{G_2}{1 - z^{-1}} \quad (8)$$

と表され、入力 $\phi(k)$ に対するデジタルフィルタ出力 $c(k)$ は、

$$c(k) = G_1 \phi(k) + G_2 \sum_{j=0}^k \phi(j) \quad (9)$$

となる。

図 1において、 $\alpha(k)$ から $\phi(k)$ までの閉ループ伝達関数は、

$$H(z) = \frac{(G_1 + G_2)z^{-1} - G_1 z^{-2}}{1 + (G_1 + G_2 - 2)z^{-1} + (1 - G_1)z^{-2}} \quad (10)$$

となる。

また $\alpha(k)$ から $\phi(k)$ までの伝達関数は、

$$G(z) = 1 - H(z) = \frac{1 - 2z^{-1} + z^{-2}}{1 + (G_1 + G_2 - 2)z^{-1} + (1 - G_1)z^{-2}} \quad (11)$$

となる。

従って、ループの基礎方程式は次のようになる。

$$\begin{aligned} \phi(k) + (G_1 + G_2 - 2)\phi(k-1) + (1 - G_1)\phi(k-2) \\ = \alpha(k) - 2\alpha(k-1) + \alpha(k-2) \end{aligned} \quad (12)$$

3.2 安定性

式(11)で表されるシステムの安定性に関する考察を行う。

一般に線形ディジタルシステムでは、すべての零点が z 平面の単位円の内側にあれば、そのシステムは安

定となる。

式(11)の特性方程式は、

$$D(z) = 1 + (G_1 + G_2 - 2)z^{-1} + (1 - G_1)z^{-2} \quad (13)$$

となる。

Jury の方法¹⁴を適用すると、安定条件は次のようになる。

$$D(1) = G_2 > 0 \quad (14)$$

$$D(-1) = 4 - 2G_1 - G_2 > 0 \quad (15)$$

$$|1 - G_1| < 1 \quad (16)$$

図 2 に、式(14)～(16)に基づいた G_1 , G_2 の許容範囲を示す。

3.3 アナログ PLL との比較

ここでは、アナログ PLL との比較を行う。式(10)に双一次変換、

$$z = \frac{1+s}{1-s} \quad (17)$$

を行うと、

$$H(s) = \frac{(-2G_1 - G_2)s^2 + 2G_1 s + G_2}{(4 - 2G_1 - G_2)s^2 + 2G_1 s + G_2} \quad (18)$$

となる。

ここで、式(18)をアナログ 2 次 PLL の特性方程式、

$$s^2 + 2\zeta\omega_n s + \omega_n^2 = 0 \quad (19)$$

との比較を行うと 減衰率 ζ 、固有周波数 ω_n は、次のように求められる。

$$\zeta = \frac{G_1}{\sqrt{G_2(4 - 2G_1 - G_2)}} \quad (20)$$




図 2 G_1 , G_2 の許容範囲 (理論値)

Fig. 2 Allowable range of G_1 and G_2 (theory).

$$\omega_n = \sqrt{\frac{G_2}{4 - 2G_1 - G_2}} \quad (2)$$

式(2)に基づいたくの値を図2に示しておく。

4 計算機シミュレーション

3では、サンプリング周波数が十分に高く、かつ系が線形化できる場合を仮定して解析を行った。ところが、サンプリング周波数が入力周波数に比べて十分に高くなかったり、あるいは周波数オフセットが大きい場合にはサイクルスリップが生じたりして線形近似が満たされなくなる。そこで本章では、計算機シミュレーションにより2次TAN-DPLLの特性を詳細に調べ、フィルタゲイン、サンプリング周波数などによる影響を明らかにするとともに、位相比較器が乗算形式である従来型DSP形式DPLL(Conventional DPLL:C-DPLL)^{(2),(3)}との特性比較も合わせて行う。

4.1 シミュレーション方法

シミュレーション条件として、以下の条件を用いた。

- (1) 同期時間は、位相比較誤差 $\phi(k)$ の絶対値が $\pi/10$ より小さくなるまでのステップ数とした。
- (2) ガウス雑音は文献(5)と同様に、2次バンドパスフィルタにより、中心周波数を f_0 とし、通過帯域幅を同じく f_0 に帯域制限した。
- (3) 統計出力のためのステップ数(出力位相算出回数)は5000回とした。




図3 G_1, G_2 の許容範囲(シミュレーション値)

Fig.3 Allowable ranges of G_1 and G_2 (simulation).

(4) デジタルVCOの中心周波数 f_0 は、すべて100Hzとした。

4.2 入力雑音なしの場合

4.2.1 フィルタゲイン

入力位相成分は 2π の周期性を持っているため、サンプリング周波数が入力周波数に比べて十分に大きくなない場合、フィルタゲインは図2に示す範囲より狭くなることが考えられる。

図3に、 f_i (入力周波数)=120Hz, f_s (サンプリング周波数)=400Hz, θ_0 (初期位相誤差)=3radの条件で、ループフィルタゲイン G_1 , G_2 の同期許容範囲を示す。TAN-DPLLの場合、 G_2 の大きい一部を除いては線形解析から求めた範囲(図2)とほぼ等しくなっている。一方、従来型のC-DPLL




図4 サンプリング周波数と同期範囲との関係

Fig.4 Sampling frequency vs. pull-in range characteristics.

の場合には、 G_1 、 G_2 の値が非常に小さい領域しか同期できないことがわかる。これはC-DPLLの場合、ループが2次になっても位相比較器の乗算による高周波成分が十分に減衰されていないためである。

4.2.2 サンプリング周波数と同期範囲

ループフィルタを完全積分型とすると、アナログPPLLのロックレンジは無限大となる。しかし、DPLLの場合はサンプリング過程を含むため、無限大とはならない。

図4に、 $G_1 = 0.4$ 、 $G_2 = 0.0508$ ($\zeta = 1$)、 $\theta_0 = 3$ radの条件での同期範囲を表す。Tan-DPLL、C-DPLL共に、 f_s が小さくなるにつれて同期範囲も狭くなるが、Tan-DPLLの同期範囲はC-DPLLに比べて非常に広いことがわかる。更に、C-DPLLの同期範囲は不規則的であるため、実用上かなり不利となる。

4.2.3 同期時間

図5に、 $\zeta = 1$ 、 $f_i = 120$ Hz、 $f_s = 400$ Hz、 $\theta_0 = 3$ radとした場合の、フィルタゲインの和 $G_1 + G_2$ と同期時間との関係を示す。Tan-DPLLの場合は、 $G_1 + G_2$ の広い範囲にわたって速い引き込みがなされるのに対し、C-DPLLの場合は、同期できる範囲が狭かつ同期時間も長いことがわかる。

4.3 入力雑音が加わった場合

4.3.1 入出力特性

図6に、 $f_i = 180$ Hz、 $f_s = 400$ Hz、 $\zeta = 1$ の条件で、入力SNRと出力位相誤差分散との関係を示す。C-DPLLでは、ゲインが大きいとほとんど同期できなく、ゲインが小さい方でも位相比較器の乗算によ




図5 $G_1 + G_2$ と同期時間との関係

Fig.5 $G_1 + G_2$ vs. acquisition time characteristics.




図6 入力SNRと位相誤差分散との関係

Fig.6 Input SNR vs. phase error variance characteristics.




図7 $G_1 + G_2$ と位相誤差分散との関係

Fig.7 $G_1 + G_2$ vs. phase error variance characteristics.

る高周波成分のため、位相誤差分散が0にならっていない。Tan-DPLLでは、いずれの場合も優れた入出力特性を示している。

4.3.2 ゲインと入出力特性

図7に、 $\zeta = 1$ 、 $f_i = 180$ Hz、 $f_s = 400$ Hz、入力SNR = 5 dBとした場合の、 $G_1 + G_2$ と出力位相誤差分散との関係を示す。特に $G_1 + G_2$ の小さい範囲では、Tan-DPLLの方が、C-DPLLに比べて出力位相誤差分散が非常に小さくなっていることがわかる。

5. Tan形式DPLLの拡張例

本章では、Tan-DPLLを、N相PSKならびに16

QAM用同期検波回路へ適用する。

5.1 N相PSK同期検波回路への適用

ここでは、TAN-DPLLのN相PSK同期検波回路への適用を考える。なお文献(7)で、入力信号が4相PSKの場合、図1の位相比較器後のmod回路の範囲を 2π ではなく、 $\pi/2$ と4分割することにより、等価的に位相成分を4倍し、変調成分を取り除く方法が提案されている。ここでは、更にそれをN相PSKの場合へ一般化する。

図8にN相PSK信号用同期検波回路の位相比較器および受信データ識別回路を示す。他の部分は図1の回路と同じである。N相PSK信号を同期検波する場合、変調成分を取り除くため入力位相成分をN倍する必要がある。TAN-DPLLでは、それを行うため位相比較器のmod回路により位相誤差成分 $\phi(k)$ の範囲を $2\pi/N$ 、つまり、 $-\pi/N \leq \phi(k) < \pi/N$ となるように設定する。すると位相比較特性は図9に示すように、N相PSK信号のN個の各信号点にそれぞれ対応した位相安定点を持つのがぎり波状となる。こうすると入力位相成分は等価的にN倍されたことになり、入力位相の変調成分は除去され、基準位相波が抽出できるのである。更に受信データは、入力位相成分 $\alpha(k)$ (範囲 2π)とデジタルVCO出力位相成分 $\phi(k)$ (範囲 2π)の差 $\phi(k)$ に π/N を加えてからmod $[-\pi, \pi]$ 回路に通せば簡単に求められる。なおこのデータ識別回路において $\phi(k)$ に π/N を加えているのは、スレショールドの間隔を図10(d)に示されるように、 $2\pi/N$ にするためである。

ここで、入力信号が2相PSKである場合を例として、図を用いた説明を行う。図10において、(a)を送




図8 N相PSK用同期検波回路の位相比較器とデータ識別回路

Fig.8 Phase comparator and Data detector for N-ary PSK coherent demodulator.

信データとすると、入力位相成分は変調がかかっているので(b)のような波形となる。位相比較器 $\phi(k)$ は、入力位相成分 $\alpha(k)$ と図10(c)に示されるデジタルVCO出力成分 $\phi(k)$ の差をmod $[-\pi/N, \pi/N]$ 回路に通せば求められる。また受信データは、 $\alpha(k)$ と $\phi(k)$ との差に $\pi/2$ を加えてからmod $[-\pi, \pi]$ 回路に通すと、図10(d)のように求められる。

この方式は従来のN相PSK同期検波回路に比べて、識別結果を必要としない、過倍による不要な高周波成分や雑音成分が発生しない、という大きな特長を持っている。

5.2 16QAM用同期検波回路への適用

16QAM用同期検波回路については、信号空間上




図9 位相比較特性(N相PSK)

Fig.9 Phase comparison characteristics for N-ary PSK.







図10 入力信号が2相PSKの場合の各部波形例

Fig.10 Waveform examples for 2-PSK input.

でX軸とY軸からの距離が等しくない信号の処理が問題であった。そのため、従来からの16QAM用同期検波回路としては、4相PSK用回路の直接的適用^{(9),(10)}、4PSK用と同一原理の適用⁽¹¹⁾、および16QAM波から4相PSK信号相当の位相成分だけを選択し、この信号だけでPLLを構成する方法^{(12),(13)}などがあった。しかしこれらは、アナログ回路を含んでいたり、受信側での識別情報が必要であったり、識別に要する1シンボルの遅延によるループ特性の劣化があったり、また、識別誤りがあると更に特性が劣化するといった欠点を有していた。その上、回路も非常に複雑であった。本論文で提案するTan-DPLLを用いた16QAM用同期検波回路は、すべてデジタル信号処理方式による構成であるので回路は非常に簡単であり、位相比較特性を自由に設定できるため受信側での識別情報が不要となりPLLのループ内に遅延が挿入されず、更に識別誤りによる特性劣化がないという特長を持っている。




(a) Signal space diagram

図11 16QAM信号
Fig.11 16QAM signal.図12 位相比較器(16QAM)
Fig.12 Phase comparator for 16QAM.


5.1で述べたような位相比較器後のmod回路の特性を単純に分割する方法は、N相PSKなどの隣接信号点への位相角度が等しい変調方式にしか適用できなかった。従って、例えば図11(a)に示す信号点配置を持つ16QAMの場合のように、信号点間の位相角が等しくない変調方式には適用できなかった。そこでここでは、デジタル信号処理方式の高い柔軟性を利用し、位相比較特性を信号点配置に合わせる新しい同期検波方式を提案する。

図12に16QAM信号用同期検波回路の位相比較器の部分を示す。位相比較器内の関数 $F(\cdot)$ は、16QAM信号の特徴に適合させた。図11(b)に示されるような入出力特性を持っている。この関数は図11に示すように、周期 2π の間に12個の位相安定点を持っている。この関数 $F(\cdot)$ は位相比較特性と等しくなり、N相PSK用同期検波回路の場合と同様に変調成分を取り除く役割も果たす。

受信データを求めるのには直交座標系を用いるか、あるいは極座標系を用いるかで、次の二通りの方法が考えられる。



(a) Using orthogonal coordinates



(b) Using polar coordinates

図13 16QAM用データ識別回路
Fig.13 Data detector for 16QAM.




図 14 出力信号点(16QAM)
Fig. 14 Output constellation(16QAM).

まず、直交座標を用いる方法を図1-3(a)に示す。これは、位相シフト形復調方式¹⁹に基づいており、デジタルVCO出力の正弦値、余弦値と直交入力信号との積を用いることによって受信データを得るものである。

もう一つの方法は、図1-3(b)に示すように直交入力信号より信号振幅を求め、それと位相情報を用いて二次元信号空間上で識別する方法である。

ここで提案したTan-DPLLを用いた16QAM用同期検波回路は、すべてデジタル信号処理方式によって構成でき、受信側での識別情報は不要で、PLLのループ内に遅延が入らなく、また識別誤りによる特性劣化もないという特長も持っている。

提案した回路による16QAM信号の復調例として、図1-4に、 $C/N = 20 \text{ dB}$ (帯域制限なし), $f_i = 102 \text{ Hz}$, $f_s = 400 \text{ Hz}$, $G_1 = 0.2$, $G_2 = 0.1$ の場合の、復調16QAM信号点を示す。

6 むすび

本論文では、位相比較特性が広く線形であり、位相比較器が減算形式であるため高周波成分の発生がなく、入力段にAGC回路が不要である、などの数多くの特長を持つ文献(4)～(6)のDSP形式1次DPLL(Tan-DPLL)の、より実用性の高い2次ループについて、安定性、アナログPLLとの比較などに関する検討を行った。そして、計算機シミュレーションにより特性を明らかにした。更に、N相PSK、ならびに16Q

AM信号の同期検波回路への適用についても詳しく説明した。

特に16QAM用同期検波回路については、従来の回路では、アナログ回路を含んでいたり、受信側での識別情報が必要であったり、識別に要する1シンボルの遅延によるループ特性の劣化があつたり、また、識別誤りがあると更に特性が劣化するといった欠点を有していた。その上、回路も非常に複雑であった。本論文で提案したTan-DPLLを用いた16QAM用同期検波回路は、すべてデジタル信号処理方式によって構成できるため、回路は非常に簡単となる。また受信側での識別情報が不要なため、PLLのループ内に遅延が入らなく、識別誤りによる特性劣化がないという特長を持っている。

この16QAM用同期検波回路は、64QAM, 256QAM、あるいは信号点が三角形の頂点に配置されているためデータ伝送効率が理想的となるハネカム型信号点配置を持つ変調方式¹⁸、などに応用することも可能である。

今後は、Tan-DPLLをこれらのさまざまな変調方式に適用した場合の特性について詳しく検討する予定である。

謝辞 日頃御世話になる、慶應義塾大学理工学部角替利男教授ならびに本研究室諸氏に感謝致します。

文 献

- (1) W.C. Lindsey and C.M. Chie : "A survey of digital phase-locked loops", Proc. IEEE, 69, 4, pp. 410-431 (April 1981).
- (2) 青山友紀：“デジタルPLLの演算によるFSK復調方式”，信学会通信方式研査，CS72-87(1972-09).
- (3) 小林、冠：“デジタル信号処理形式DPLL-FM復調器のひずみ特性”，信学論(B), J65-B, 7, pp. 836-842(昭57-07).
- (4) 萩原、中川：“線形な位相比較特性を持つデジタル信号処理形式1次DPLL”，情報理論とその応用研究会, 第7回シンポジウム資料, pp. 276-280(昭59-11).
- (5) 萩原、中川：“線形な位相比較特性を持つデジタル信号処理形式1次DPLL”，信学論(B), J68-B, 6, pp. 646-653(昭60-06).
- (6) 萩原、中川：“線形な位相比較特性が大幅に広がったデジタル信号処理形式DPLL”，信学論(B), J68-B, 10, pp. 1212-1214(昭60-10).
- (7) 長木、郡、加藤：“デジタル信号処理による選択間欠型復調方式の検討”，信学技報, SAT85-3(1985-05).
- (8) 芹沢、鈴木：“位相情報に基づくMSK復調方式の検討”，昭60信学情報・システム全大, 321.

- (9) 明石, 佐藤, 石黒 : “象限判定による直交振幅変調の搬送波位相制御”, 信学会通信方式研資, CS74-7 (1974-01).
- (10) 石尾, 鶴尾, 猪口, 関 : “高速多値変復調回路”, 信学論(B), J60-B, 7, pp. 515-522(昭52-07).
- (11) M.K. Simon and J.G. Smith : “Carrier synchronization and detection of QASK signal sets”, IEEE Trans. Commun., COM-22, pp. 98-106 (Feb. 1974).
- (12) 堀川, 斎藤 : “選択制御形 16 QAM用搬送波再生回路”, 信学論(B), J63-B, 7, pp. 692-699 (昭55-07).
- (13) 松江, 斎藤 : “モード切替機能を有する 16 QAM 搬送波再生回路の構成と特性”, 信学論(B), J68-B, 3, pp. 387-394 (昭60-03).
- (14) 古田, 中野, 監訳 “デジタル制御システム”, ホルト・サンダース・ジャパン(昭59-04).
- (15) D.A. Spaulding : “A new digital coherent demodulator”, IEEE Trans. Commun., COM-21, 3, pp. 237 (March 1973).
- (16) K.Kawai, S.Shintani and H.Yanagidaira : “Optimum combination of amplitude and phase modulation scheme and its application to data transmission MODEM”, ICC72, 29-6(1972).

(昭和61年6月23日受付)

萩原 将文



昭57慶大・工・電気卒。昭59同大学院修士課程了。現在、同博士課程在学中。デジタル信号処理、デジタル位相同期ループ、音声の情報圧縮の研究を行っている。昭和60年度丹羽記念賞受賞。

中川 正雄



昭44慶大・工・電気卒。昭49同大学院博士課程了。工博。昭48同大助手。以来、非線形振動論、位相同期ループ、通信方式、音声認識、非線形音響の研究に従事。現在、同大・理工・助教授。著書に「信号理論の基礎」(共著、実教出版)などがある。

長谷川孝明



昭56慶大・工・電気卒。昭61同大学院博士課程了。工博。現在、埼玉大・工・電気助手。位相同期系、スペクトル拡散通信方式、画像伝送の研究に従事。