

超 LSI デバイスウェハの平坦化 CMP に関する研究

— Cu-CMP における平坦化性能 —

Study on Planarization CMP Technology for ULSI Device Wafers

— The Planarity Performance of Cu CMP —

小林俊裕*、多 久智*、土肥俊郎**

Toshihiro Kobayashi* Hisatomo Ohno* Toshiroh K. Doy**

*日本マイクロコーティング株式会社、**埼玉大学 教育学部

*Nihon Micro Coating Co., Ltd.

**Faculty of Education , Saitama University

【概 要】

超 LSI デバイスの平坦化 CMP (Chemical Mechanical Planarization) 技術の重要性は、微細化と配線の多層化を目指して年々高まってきている。従来の平坦化 CMP プロセスでは硬質のポリウレタンからなる研磨パッドとウェハとの間にスラリーを供給しつつ、両者の相対運動で平坦化加工を行なうが厳しい加工精度の要求事項への対応が困難になってきている。そこで本研究では、極細繊維からなる織物の新しい研磨パッドの考案・試作を行ない、とくに Cu-CMP において有効と思われる研磨パッド「UPC-160」を開発¹⁾するとともに、アブレッシブフリー方式の CMP 法の可能性を追求し、これまでに研磨性能の調査を行なってきた。今回はさらに平坦化性能について調査を行なったのでここに報告する。

Key Word: Cu-CMP、織物パッド、平坦化、ステップハイト、ディッシング

1. 緒 言

高集積化・微細化が進んでいる超 LSI 半導体デバイスにおいて、平坦化プロセスは不可欠であり非常に重要な技術となっている。またデバイス製造に要求される項目は年々増加し、かつ厳しいものとなっており、この要求を達成するためには、新しいプロセスを確立するとともに何らかの解決策が求められている。平坦化 CMP については、化学的作用と機械的作用をバランスよく使いこなす必要があり、今後の LSI デバイス配線の微細化、複雑化への対応、また廃液処理の容易性、環境及びコストにおける優位性、加工精度の向上などから考えるならば研磨砥粒を一切含まないアブレッシブフリーの CMP プロセスが有利である。

従来の CMP では、スラリー中の化学成分がデバイスウェハにおける加工対象物と反応し、表面の改質もしくは軟化層を形成して、同時にスラリー中のシリカやアルミナ、セリアのような研磨砥粒が研磨パッド表面で保持されてウェハ表面との機械的に作用することによって、研磨が進行してい

ると考えられている。それに対して、アブレッシブフリーのCMPでは、研磨パッドにも研磨液にも砥粒を含まず、研磨液(クーラント)による化学作用と研磨パッドによる機械的作用の複合効果によって平坦化 CMP を行なうものである。

基本的に、クーラントと研磨パッドのみで平坦化が可能となる場合、研磨パッドに求められる条件としては、

- ① 研磨パッド自体にクーラント(スラリー)を保持する層を十分に有すること
- ② 研磨パッドが研磨砥粒の機械的作用と同等の力で被研磨物に対し有効な加工作用を実現すること²⁾

である。

この二つの条件を満たすことを念頭に、本研究ではこれまで特殊繊維から構成される織物構造を

した研磨パッド(以下 UPC-160)を考案・試作した図1に、本研究で試作した織物パッドを走査型電子顕微鏡(Scanning Electronic Microscope : SEM)により観察した表面写真を示す。本研究ではこの試作パッドを用いて低抵抗の配線用 Cu 膜、層間絶縁膜としての SiO₂ 膜に対しての研磨特性について評価し、とくに Cu-CMP において効果的なアブレッシブフリー方式 CMP の可能性を追求した。さらに Cu デュアルダマシ




図1 織物パッドの表面 SEM 写真

プロセスを念頭に置き Cu パターンウェハを用いて Cu-CMP 評価を行なったので以下報告する。

2. 実験方法及び評価方法

本研究で用いたパターンウェハは 8 インチの LROE754 ライン&スペースセットパターン+ Cu(1000nm) グローバルシリコンネット(株)ウェハを用いた。最小配線幅 0.16um、最大配線幅 5um で

あり、ラインとスペースの比率が 1:1,1:2,1:3,1:10 でウェハ上にパターンニングされている。パターンウェハの概略を図 2 に示す。また平坦化 CMP に適用した加工装置はプレッシ社の Mechapol E550 (定盤サイズ 550mm) である。装置の主要部を図 3 に示す。また実験で適用したプロセス条件は表 1 に示す。また研磨に用いたクーラントは、日本マイクロコーティング(株)にて試作したクーラントを用いた。なお、研磨前後での ステップハイト(ディッシング)については、KLA-Tencor 社製の段差・表面あらさ・微細形状測定装置 P-1 を用いて評価した。




図 2 実験で用いたパターンウェハの断面構造模式図




図 3 平坦化 CMP に適用した加工装置の概観
(プレッシ社の Mechapol E550 (定盤サイズ 550mm))

表 1 実験に適用した CMP 条件

Polisher	Presi MECAPOL 550
Wafer	Cu patterned wafer
Coolant	Fine coolant (abrasive free)
Polishing pad	UPC-160
Down force	300g/cm ²
Platen speed	40rpm
Head speed	40rpm
Slurry flow	250ml/min
Process time	60sec

3. 実験結果とその考察

図 4 に CMP 前におけるパターンウェハのステップハイトの一例を示す。この図よりライン幅の広いパターンでステップハイトが大きいことがわかる。




図 4 CMP 前におけるパターンウェハのステップハイトの一例

また図2のパターンウェハを表1の加工条件でCMP加工した後のステップ高さを図5に示す。この場合、Cu膜を1,000nm除去した時点で研磨を終了させるべくCu膜の加工レートを考慮して加工時間を設定した。一方、図6には更に同ウェハを15%オーバーポリッシュし、その時のステップ高さを示す。




図5 CMP加工した後のステップ高さ

図5より、試作パッドのUPC-160と試作クーラントの組み合わせでCMP加工を行なった場合、ほとんどディッシングを発生させることなく加工ができたことがわかる。

また、図4よりオーバーポリッシュ15%時、配線幅の広いパターンではステップ高さが若干大きくなり、ディッシングが進行していることがわかる。このことから本研究における加工条件ではオーバーポリッシュ時には問題があるが、Cu膜と酸化膜、バリア膜などの選択比を考慮してクーラントを改良していく必要がある。しかし、(社)精密工学会「プラナリゼーション加工/CMP 応用専門委員会」によると、2001年度の達成状況ではディッシング<50~30nm(100um 孤立パターン)³⁾であり、本研究ではディッシング量が50umの配線幅で25nmとなっていることから、2001年度の技術レベルを達成しているものと判断でき初期の目標は達成された。




図6 図5のウェハを15%オーバーポリッシュした時のステップ高さ

今後、対象加工材料間における選択比を考慮して、パッド、クーラントを改善しつつ最適加工条件を検討していく。

4. 緒言

本研究では今後の厳しい加工精度の要求および環境負荷の低減を念頭に置き、LSIデバイスにおけるCuパターン膜における加工特性について評価を行なった。

しかし、実際のデバイスは複雑に配線が複数刻まれており、これらをすべて均一に研磨加工する必要がある。

本研究では、アブレッシブフリーCMPプロセスの完全な確立までは至っていない。しかし、本研究はこのアブレッシブフリーCMPを将来性のあるプロセスと位置づけ、今後このアブレッシブフリーCMPを実現すべく詳細に検討していく。

[謝辞] 本研究の共同研究者である埼玉大学教育学部土肥研究室の関係者の方々に深く感謝いたします。

参考文献

- 1) 小林ら:埼玉大学地域共同研究センター「2000年 埼玉大学地域共同研究センター紀要創刊号」、P8
- 2) 小林ら:2001年度精密工学会秋季大会 学術講演論文集「超 LSI デバイスウェハーの平坦化 CMPに関する研究」(2001年9月、精密工学会)、p.418
- 3) 土肥:精密工学会 プラナリゼーション CMP 委員会「第24回 プラナリゼーション CMP 委員会 研究会資料」(2002年2月)、P11